Дополнительные подробности о Strix Point и Strix Halo: 16 ядер Zen 5, RDNA 3.5 и 32 МБ кэша MALL
Судя по всему, китайские коллеги HKEPC раздобыли 114-страничный документ или выдержки из него, в которых содержатся технические подробности будущих APU Strix Point и Strix Halo. Согласно документу, Strix Point будет основан на двенадцати ядрах Zen 5. Каждое ядро имеет 1 МБ кэша L2 (всего 12 МБ), а кэш L3 заявлен на 24 МБ. Это означает, что Strix Point будет по-прежнему полагаться на половину кэша L3 по сравнению с настольными процессорами – как и сейчас.
Интегрированный графический блок Strix Point имеет восемь WGP (Working Group Agents) и, соответственно, 16 вычислительных блоков CU. В качестве архитектуры названа RDNA 3.5. Интегрированный ИИ-ускоритель на базе архитектуры XDNA 2 достигает вычислительной производительности в 50 TOPS, что примерно в три раза превышает производительность NPU текущего поколения.
Диапазон TDP Strix Point составляет от 45 до ...